С помощью Verilog HDL было разработано вычислительное устройство с микропрограммным управлением.
Этапы создания:
-
На первом этапе была разработана арифметико-логическая часть, обеспечивающая выполнение базовых операций, таких как сложение, вычитание, логические операции И, ИЛИ и др.
-
Затем был создан регистровый арифметико-логический блок, который добавил возможность хранения промежуточных значений и управления вычислительным процессом.
-
После была реализована архитектура вычислительного устройства с микропрограммным управлением. В данном этапе была добавлена память, содержащая последовательности управляющих команд, разработано устройство микропрограммного управления с использованием естественной адресацией.
Структура микрокоманды выглядит следующим образом: код перехода (условный/безусловный); управляющие сигналы для РАЛУ; адрес загрузки результата АЛУ в регистр; сигнал для входных данных, определяющий откуда загружается операнд (РАЛУ/Внешнее устройство)
-
Заключительным этапом стала отладка разработанного устройства на учебном стенде Terasic DE1 (на базе Altera Cyclone II EP2C20F484C7N). Для этого были интегрированы модули взаимодействия с утройствами ввода и вывода. В ходе отладки были разработаны и протестированы различные сценарии работы, проверены корректность выполнения команд и возможные ошибки.
На основе проделанной работы аппаратно был разработан демонстрационный стенд АЛУ на базе дискретных компонентов на уровне транзисторов с интегрированной системой индикации. Для ввода входных данных предусмотрены переключатели. Помимо светодиодов добавлены семисегментные индикаторы для лучшего восприятия информации школьниками.
При разработке эскиза макета АЛУ был разделён на три уровня: уровень вентилей; уровень сумматоров – связующий для вентилей; уровень АЛУ – общий связующий уровень для сумматоров.
Для корректного отображения схем .SchDot необходимо установить шрифт GOST_A