- Condensatoarele de decuplare/bypass trebuie puse cat mai aproape posibil de chipurile/componentele de care sunt atasate si in schematic. La urmatoarele chipuri sunt plasate destul de departe:
- IC2 cu C25 si C33
- IC3 cu C19
- IC1
- J4 cu C43
- La oscillatoare, punele cat mai aproape de MCU, centrate intre pinii unde merg semnalele de oscillator. Semnalele de oscillator trebuie sa aiba dimensiune egala si sa fie trase pe trasee cat mai scurte, cu condensatorii de load cat mai aproape de oscillator si plasati ori pe traseele catre MCU (poza 1), ori in spatele osciallatorului (poza 2). Cu plan de masa in jurul oscillatorului/condensatoarelor si sa se evite tragerea traseelor de switching pe langa pentru a evita interferente.
Din poze cred ca poti sa ignori traseele de GND trase printr-un via la planul de masa pentru ca ai deja plan de masa pe TOP
-
Traseul de RF (cel cu antena) ar trebui tras pe o distanta cat mai scurt posibila (si implicit si cat mai aproape de MCU) si sa nu fie trase alte trasee de switching/viteza mare pe langa pentru a evita interferentele
-
Traseele diferentiale (cele de la USB; DN si DP; D+ si D-) trebuie trase cat mai aproape unul de altul (DN aproape de DP, si D+ aproape de D-), si sa aiba lungime aproximativ egala (astfel incat daca apar interferente, sa afecteze ambele semnale in mod egal)
-
Circuitele cu inductori (eg LX1 si LX2) trebuie trase pe distante cat mai scurte si fara bucle pentru a evita inductanta parazita, interferente, si pierderi de eficienta
-
Unul din stratele interioare trebuie sa fie plan de masa (cum e si TOP si BOTTOM; asa scrie in cerinta)
-
La trasee sa se evite unghiurile ascutite. eg:
Poti sa pui teardrop (se configureaza cumva din fusion) sau sa faci manual teardrop (eg:)
- La rularea DRC
Ai overlap intre via-uri. Micsoreaza annular ring-ul din proprietatiile de la fiecare via pana cand dispar erorile (de tip Via-Via)
La astea cred ca poti sa faci gaura interioara de 0.16 astfel incat sa dispara eroarea (sau poti sa lasi asa si sa dai approve cum ai dat deja)
La astea parca daduse Dan approve, deci poti sa dai si tu
Din poze cred ca poti sa ignori traseele de GND trase printr-un via la planul de masa pentru ca ai deja plan de masa pe TOP
Traseul de RF (cel cu antena) ar trebui tras pe o distanta cat mai scurt posibila (si implicit si cat mai aproape de MCU) si sa nu fie trase alte trasee de switching/viteza mare pe langa pentru a evita interferentele
Traseele diferentiale (cele de la USB; DN si DP; D+ si D-) trebuie trase cat mai aproape unul de altul (DN aproape de DP, si D+ aproape de D-), si sa aiba lungime aproximativ egala (astfel incat daca apar interferente, sa afecteze ambele semnale in mod egal)
Circuitele cu inductori (eg LX1 si LX2) trebuie trase pe distante cat mai scurte si fara bucle pentru a evita inductanta parazita, interferente, si pierderi de eficienta
Unul din stratele interioare trebuie sa fie plan de masa (cum e si TOP si BOTTOM; asa scrie in cerinta)
La trasee sa se evite unghiurile ascutite. eg:
Poti sa pui teardrop (se configureaza cumva din fusion) sau sa faci manual teardrop (eg:)
Ai overlap intre via-uri. Micsoreaza annular ring-ul din proprietatiile de la fiecare via pana cand dispar erorile (de tip Via-Via)
La astea cred ca poti sa faci gaura interioara de 0.16 astfel incat sa dispara eroarea (sau poti sa lasi asa si sa dai approve cum ai dat deja)
La astea parca daduse Dan approve, deci poti sa dai si tu