Популярные ошибки в Vivado и Verilog

[gr33nka]

В ветке technical/Other появилась статья FAQ.md в которой предлагается собрать наиболее встречающиеся ошибки связанные с САПР Vivado и синтаксисом языка Verilog, дабы ускорить выполнение лабораторных работ.

Предлагается посмотреть что там уже есть и ждем ваших предложений по наполнению этой статьи 😌

[NickolayTernovoy]

[DRC 23-20] Rule violation (MDRV-1) Multiple Driver Nets

Данная ошибка возникает, когда разработчик пытается присвоить значения триггеру в различных процедурных блоках always. Фактически пытаясь назначить несколько входных портов данных в один порт d-триггера. Подробности описаны по ссылке выше

[gr33nka]

Частая ошибка – забыл поставить точку с запятой в конце, но предупреждение не обязательно будет одинаково всегда, как бы это сформулировать

[HepoH3]

Надо сделать документ с воркшопом: "Учимся читать ошибки", где сказать, что надо смотреть не только в строчку, где указана ошибка в логе, но и в предыдущую строчку (часто отсутствие точки с запятой приводит к ошибке в следующей строке).

[gr33nka]

Маловато для отдельного документа, может в этот же faq? Либо я плохо представляю, что туда еще можно пихнуть

[HepoH3]

Ну да